

הטכניון - מ.ט.ל.

הפקולטה להנדסת חשמל

המעבדה ל - VLSI

חוברת הדרכה על כלי SYNOPSIS

הדרכה על ביצוע סימולציה וסינתזה עם Design Kit TOWER TSL 018

גואל סמואל, אמנון סטניסלבסקי

התחברות ממחשבי Linux-PC

זאת הדרך המומלצת לעבודה. פשוט יש לבצע login לתחילת העבודה. ניתן לפתוח חלון טרמינל באמצעות Applications→System Tools→Terminal

User Manual : ניתן לראות את כל הדוקומנטציה של כלי Synopsys ע"י הרצת הפקודה:

vcs-mx:

```
acroread /tools/synopsys45/FEV/vcs_mx_vJ-2014.12/doc/UserGuide/pdf/vcsmx_ug.pdf
```

designWare:

```
/tools/synopsys78/FEV/syn_vN-2017.09-SP3/dw/doc/datasheets/data_int_overview.pdf
```

לפני תחילת העבודה יש לבנות את הסביבה הנכונה. העתק את קבצי האתחול:

```
mkdir design_sim
```

```
cp -r /users/iit/synopsys/ts1018_20178_sim design_sim
```

עבור לספריית design_sim ורשום קבצי ה-VHDL בספרייה זאת:

```
cd design_sim
```

כל הקבצים שהכלים יוצרים נכתבים ב-WORK הנמצאת ב-design_sim.

1. סימולציה אצ-vcx

בעזרת הסימולטור vcs-mx ניתן לבצע סימולציות של VHDL, verilog ו-systemverilog.

הכלי מאפשר ביצוע הפעולות הבאות:

- הצגת והשוואה של צורות גל
- הצגת drivers
- הצגת סכמות ומסלולים
- ביצוע של פקודות UCLI/Tcl
- קביעת breakpoints
- ביצוע סימולציה בצעד בודד

1.1 סימולציית VHDL

הרצת הסימולציה מורכבת משלשה שלבים : elaborate, analyze והפעלת ה-gui כדלקמן:

```
vhdlan -debug -full64 file1.vhd file2.vhd --Analyze
vcs -debug_all -debug -full64 cfg_design --Elaborate
simv -gui
```

בשורה הראשונה יפורטו שמות קבצי התכנון(כל שמות הקבצים המכילים את הבלוקים ותתי הבלוקים). פקודת ה-vcs תבצע אלבורציה, יש לפרט את שם הקונפיגורציה cfg_design כפי שמופיעה בקובץ ה-top level של התכנון.
הערה- ניתן לבצע אלבורציה גם על top_entity

```
vcs -debug_all -debug -full64 top_entity -- Elaborate
```

TestBench

מקובל לבצע סימולציות באמצעות רכיב עזר (testbench) שמספק את אותות הכניסה לתכנון. בדוגמה הבאה, jkff הוא התכנון אותו יש לבדוק :

```
Library IEEE;
USE IEEE.std_logic_1164.ALL;

entity jkff is
port (clk, j, k :in std_logic;
      q, qn :inout std_logic);
end jkff;

architecture arc_jkff of jkff is
signal q_tmp, qn_tmp : std_logic;
begin
  process(j, k, clk)
  begin
    if (j = '0') then
      if (k = '0') then
        q_tmp <= q;
        qn_tmp <= qn;
      else
        q_tmp <= '0';
        qn_tmp <= '1';
      end if;
    elsif (k = '0') then
      q_tmp <= '1';
      qn_tmp <= '0';
    else
      q_tmp <= qn;
      qn_tmp <= q;
    end if;
  end process;
  process
  begin
    wait until clk'event and clk = '1' ;
    q <= q_tmp;
    qn <= qn_tmp;
  end process;
end arc_jkff;

configuration cfg_jkff of jkff is
  for arc_jkff
  end for;
end cfg_jkff;
```

jk_test מספק אותות כניסה ל- jkff ו- jk_test מחבר ביניהם :

```

library IEEE;
use IEEE.std_logic_1164.all;

entity jk_test is
    PORT (j, k : OUT STD_LOGIC;
          clk : INOUT STD_LOGIC);
end jk_test;

architecture arc_jk_test of jk_test is
begin
    PROCESS
    BEGIN
        WAIT FOR 5 ns;
        IF clk='0' THEN
            clk <= '1';
        ELSE
            clk <= '0';
        END IF;
    END PROCESS;
    PROCESS
    BEGIN
        WAIT FOR 20 ns;
        j <= '0';
        k <= '1';
        WAIT FOR 40 ns;
        j <= '1';
        k <= '0';
        WAIT FOR 40 ns;
        k <= '1';
        WAIT FOR 40 ns;
        j <= '0';
        k <= '0';
        WAIT FOR 60 ns;
    END PROCESS;
end arc_jk_test;

configuration cfg_jk_test of jk_test is
    for arc_jk_test
    end for;
end cfg_jk_test;

```

```

library IEEE;
use IEEE.std_logic_1164.all;


entity jk_test_top is
    PORT (q, qn : INOUT STD_LOGIC);
end jk_test_top;

architecture arc_jk_test_top of
jk_test_top is
    SIGNAL clk, j, k : STD_LOGIC;
    COMPONENT jk_test
        PORT (j, k : OUT STD_LOGIC;
              clk : INOUT STD_LOGIC);
    END COMPONENT;
    COMPONENT jkff
        PORT (clk, j, k : IN STD_LOGIC;
              q, qn : INOUT STD_LOGIC);
    END COMPONENT;
    BEGIN
        u1 : jk_test
            PORT MAP(j, k, clk);
        u2 : jkff
            PORT MAP(clk, j, k, q, qn);
    end arc_jk_test_top;

configuration cfg_jk_test_top of jk_test_top is
    FOR arc_jk_test_top
        FOR u1 : jk_test USE ENTITY
            WORK.jk_test(arc_jk_test);
        END FOR;
        FOR u2 : jkff USE ENTITY
            WORK.jkff(arc_jkff);
        END FOR;
    END FOR;
end cfg_jk_test_top;

```

תיאור הממשק הגרפי



- קליק כפול על שם של בלוק או תת בלוק יציג את רשימת הסיגנלים, הכניסות והיציאות שלו.
- **להצגת צורת גל** יש לבחור את הסיגנל וללחוץ על הכפתור הימני של העכבר לבחור:
 - (recent או new) Add To Wave
 - להרצת הסימולציה בחלון ה-wave יש לבחור את יחידות הזמן הרצויות בצד שמאל למעלה x1 ps, ה-default הוא ב-ps. בחלונית מתחת ניתן לבחור את זמן הריצה, יש ללחוץ על החץ להרצה. כמו כן ניתן לרשום N run בשורת הפקודה כאשר N מסמן את מספר יחידות הזמן שברצונך להריץ.
- ניתן לבצע zoom באמצעות לחצני
- File - Save Session שומר מצב הריצה. ניתן לשחזר אותה עם File - Load Session.
- בחירת שם בתת החלון הימני יאפשר ביצוע מספר גדול של מפעולות שיכולים לסייע לסימולציה. מספר דוגמאות:
 - o Show schematic
 - o Show Path Schematics
 - o Trace Drivers
 - o Trace Loads
 - o Follow Signal
 - o Annotate Values - מציג את הערכי הסיגנלים על הקוד
 - o ועוד...

1.2 סימולציית SystemVerilog / Verilog

בדומה ל-VHDL גם במקרה זה הרצת הסימולציה מורכבת משלשה שלבים : analyze , elaborate ופעלת ה-gui כדלקמן :
עבור שפת SystemVerilog יש להוסיף את האופציה `-sverilog` לפקודה הקומפילציה.

```
vlogan -debug -full64 file1.v file2.v -- Analyze
vcs -debug_all -debug -full64 top_module -- Elaborate
simv -gui
```

בשורה הראשונה יפורטו שמות קבצי התכנון(כל שמות הקבצים המכילים את הבלוקים ותתי הבלוקים). פקודת ה-vcs תבצע אלבורציה, יש לפרט את שם ה-`top_module` כפי שמופיעה בקובץ ה-`top level` של התכנון.

יש להוסיף `+v2k` לשורת `vlogan` במידה וקוד ה-Verilog נכתב בתקן 2001.

(עבור עבודה עם 64 ביט יש לפנות לצוות המעבדה).

במידה והקוד הוא כולו Verilog, ניתן להריץ את שלשת השלבים ביחד בעזרת הפקודה הבאה :

```
vcs -R -gui -full64 -debug_all design.v
```

הסבר על הממשק הגרפי מופיע בסעיף הקודם.

Testbench

גם ב-verilog מקובל לבצע סימולציות באמצעות רכיב עזר (testbench) שמספק את אותות הכניסה לתכנון. בדוגמא הבאה, `flop` הוא התכנון אותו יש לבדוק :

```
module flop_test;
reg data, clock;
flop f1 (clock, data, qa, qb);

initial
begin
  clock = 0; data = 0;
  #10000 $finish;
end

always #100 clock = ~clock;
always #300 data = ~data;

endmodule
```

```
module flop (clock, data, qa, qb);
input clock,data;
output qa, qb;

nand #10 nd1 (a, data, clock),
  nd2 (b, ndata,clock),
  nd3 (qa, a, qb),
  nd4 (qb, b,qa);
mynot ntl (ndata, data);
endmodule

module mynot (out, in);
output out;
input in;
not(out,in);
endmodule
```

ניתן להפעיל את הסימולציה באמצעות הפקודה :

```
vcs -R -gui -debug_all -full64 flop_test.v flop.v
```

1.3 סימולציה מעורבת

ניתן לבצע סימולציות המערבות קוד VHDL ו-verilog. ראשית מבצעים `vlogan` או `vhdlan` לכל הקבצים בהתאם לשפה. לאחר מכן, אם ה-`top_level` הוא Verilog יש להשתמש בפקודה `vcs` הבאה :

```
vcs -debug_all -debug -full64 top_module
```

ואם ה- top_level הוא VHDL יש להשתמש בפקודה vcs הבאה :

```
vcs -debug_all -debug -full64 cfg_design
```

2. סינתזה – Design vision

חשוב : עליך לבקש מאחראי המעבדה גישה לקבצי tower לפני תחילת הסינתזה.

להכנת סביבת הסינתזה יש ליצור ספרייה חדשה בשם design_syn בעזרת הפקודה הבאה :

```
cp -r /users/iit/synopsys/ts1018_20178_syn design_syn
```

עליך להפעיל את כלי הסינתזה מתוך ספרייה זאת. קבצים המיוצרים על ידי הכלי מאוחסנים בספרייה ששמה WORK שנוצרת בתוך design_syn. לאחר יצירת הספרייה עבור אליה עם :

```
cd design_syn
```

ה-Design Compiler (או Design Vision בגרסתו הגרפית) הוא כלי הסינתזה של חברת Synopsys. הכלי מקבל כקלט תאור VHDL (או Verilog) ויוצר כפלט מעגל ברמת השערים המממש את ה- VHDL. הכלי מופעל באמצעות הפקודה design_vision שגורם לפתיחה של חלון גרפי המאפשר הרצת פקודות מתוך תפריטים.

כל פקודה שנריץ בעזרת הממשק הגרפי תופיע גם בחלון ה- terminal ממנו הרצנו את הכלי. נוכל להריץ גם פקודות על ידי כתיבתם בחלון ה-terminal.

נוכל גם לרשום את כל הפקודות בקובץ אחד (כל פקודה בשורה נפרדת) ולהריץ את כל הקובץ בבת אחת על ידי **File→Execute Script**

ניתן לקבל את קובץ כל הפקודות שהרצנו ע"י **File→Save Info→Design Setup**

help : בצד ימין של התפריט הראשי, מופיע כפתור **help**. בעזרתו ניתן לקבל הסברים של כל הפקודות וכל המשתנים של **design_vision**.

*שילוב זיכרונות RAM (חלק א')

את השלב הבא יש לבצע במידה וזיכרונות ה-RAM של הפרויקט נוצרו באמצעות הכלי של tower ובאמצעות המדריך Using Tower 0.18u RAM memories המופיע באתר. במידה ויש לכם זיכרונות אחרים ניתן לדלג על שלב זה.

עבור ה- RAM Module לא תתבצע סינתזה. יש ליצור קובץ בשם mem.v למשל המכיל הגדרה ריקה של הזיכרון לדוגמא :

```
module mymem ( A, CEB, WEB,  
              OEB, CSB, I, O);  
  input [7:0] A ;  
  input CEB ;  
  input WEB ;  
  input OEB ;  
  input CSB ;  
  input [31:0] I ;  
  output [31:0] O ;  
endmodule
```

כאשר mymem הוא שם הזיכרון. ניתן להעתיק את המודול מקובץ ה- Verilog (או VHDL) שבו השתמשת בסימולציה.

סינתזה - שלבי הביצוע :

1) קריאת קבצי ה-VHDL/verilog ובדיקתם לשגיאות syntax. לחץ על File→Analyze בחלון שנפתח יש ללחוץ add בחלון שנפתח יש לבחור את כל קבצי התכנון (כולל קובץ הזיכרון) וללחוץ OK. יש לחזור על פעולות אלו עד שנקרא את כל קבצי התכנון (אין חשיבות לסדר בו קוראים את הקבצים).

2) קישור (link) של הקבצים ומיפויים לשערים לוגים (סינתזה ללא תלות בטכנולוגיה). לחץ על File→Elaborate, בחלון שנפתח בחר את ה-top level (התכנון הראשי שמכיל את שאר התכנונים), סמן ב-V את הריבוע Re-analyze out-of-date libraries ולחץ על OK. בתום שלב זה יופיע שם התכנון שבחרנו וכל היחידות אותו הוא מכיל בחלון ה-logical hierarchy. על ידי לחיצה על הכפתור הימני על שם התכנון יפתח תפריט בו ניתן לבחור לראות את הסכמה שנוצרה ע"י schematic view ולראות את תכונות היחידה על ידי Properties. (חלון זה מכיל מידע על היחידה ואפשר דרכו לסמן אותה כ-dont touch)

אם קיים זיכרון, יש לבצע עם את הפעולות הבאות :

```
read_lib memory_typ.lib  
write_lib memory_typ -format db
```

כאשר **memory_typ.lib** הוא קובץ ה-***.lib** של הזיכרון.

3) אופטימיזציה ומיפוי לשערי ספרייה (סינתזה תלויה טכנולוגיה). לפני ביצוע שלב זה יש להגדיר את אילוצי התכנון (אופציונאלי – ראה "הגדרת אילוצים") על ידי האפשרויות השונות שבתפריט ה-attributes או על ידי קריאת קובץ אילוצים בעזרת File→Execute Script. (דלג על שלב זה אם אין ברשותך אילוצים). כמו כן ניתן לבצע בדיקה של התכנון בשלב זה ולאתר תקלות באמצעות Design→Check Design.

4) בדוק שבחלון הקטן למעלה מופיע שם היחידה העליונה. לחץ על Design→Compile. בחלון שנפתח ניתן לבחור את כמות העבודה שהכלי ישקיע בכל שלב על ידי שינוי הבחירה באפשרויות ה-effort, השארת האפשרויות הבסיסיות מאפשרת קבלת תוצאות טובות, לסיום לחץ OK. במידה ותהליך הסינתזה הסתיים כראוי, כל הרכיבים יופיעו עם סימן and אפור (מלא). ניתן לראות schematic של תא ספציפי על ידי לחיצה על שמו ומקש ימני בעכבר : Schematic view, לצפייה במעגל כולו יש לבצע זאת על ה-Top cell.

5) **חשוב :** כעת עליך לבצע בדיקה של התכנון כדי לאתר תקלות באמצעות Design→Check Design. עליך לעבור בקפידה על הפלט של הפקודה. חשוב לקרוא את כל ה-warnings ולתקן את כל התקלות בתכנון.

הערה : ניתן לשמור את הפלט של ה-design_vision בקובץ ע"י בחירת "save content as" שמופיע בתפריט "options" בצד ימני התחתון של החלון כדי להקל מציאת ה-warnings.

שמירת התוצאות

לחץ על File→Save ובחר בשדה Format את הפורמט הרצוי. וודא כי Save All designs in hierarchy מסומן ולחץ Save.

הגדרת אילוצים

ניתן להגדיר מגבלות/אילוצי אופטימיזציה על תהליך הסינתזה, כמו הגבלות זמן על המסלול הארוך ביותר, קביעת שיעור למעגל, שטח התכנון וכד', הכלי יסנתז את התכנון בהתאם לאילוצים אלו. את האילוצים ניתן לכתוב בקובץ סקריפט יעודי עם סיומת .tcl. יש להריץ את הסקריפט לאחר שלב הטעינה ולפני שלב הסינתזה באמצעות File→Execute script.

create_clock : דוגמה :

```
create_clock -name "CLK" -period 50 -waveform {0 25} clock
```

מגדירה אות שעון על ההדק CLK בעל מחזור 50ns, המתחיל ב-0 ועולה ל-1 בזמן 25ns.

set_max_delay

קובע אילוץ של השהיה המרבית בין צמתים שונים במעגל. דוגמא :

```
set_max_delay 10 -to D[*]
```

הכלי ינסה לבנות מעגל כך שההשהיה בין כל צומת במעגל לצמתים ששם מתאים ל- D[*] לא תעלה על 10ns. אין ודאות שהכלי יצליח לסנתז מעגל כזה.

set_max_area

קובע אילוץ לגבי השטח הכולל של המעגל.

set_input_delay

מאפשר למשתמש להגדיר מתי (ביחס לעליית השעון) אותות הכניסה מוכנים.

set_output_delay

מאפשר למשתמש להגדיר מתי (ביחס לעליית השעון) אותות היציאה צריכים להיות מוכנים.

set_dont_touch block_name

מורה לכלי לא לסנתז בלוק מסוים.

balance_registers

מאזן את ההשהיות בכל דרגות הצינור. האיזון מתקבל ע"י הזזה אוטומטית של לוגיקה קומבינטורית משלבים עמוסים של ה-pipe לשלבים פחות עמוסים תוך כדי שמירה על הנכונות הלוגית.

הפקת דוחות

- מסלול קריטי : Timing Path → Report Timing, לחץ OK. בתחילת הדו"ח שנוצר ניתן לראות פרטים על הטכנולוגיה שבה נעשה השימוש, בטבלה ניתן לראות את זמני ההשהיה של כל תא (ב-ns) סה"כ הזמן עבור המסלול הקריטי מופיע בתחתית הדוח ב-data arrival time (ב-ns), במידה והוגדרו אילוצים על זמן קריטי/מקסימלי תופיע שורה המציינת אם התכנון עמד באילוץ (slack met/violated) :

-----	-----
data required time	3.73
data arrival time	-3.73
-----	-----
slack (MET)	0.00

- שטח : באמצעות Design area → Report, לחץ OK. בדו"ח ניתן לראות את השטח שמאוכסל על ידי הלוגיקה הצרופית ושאינה צרופית והרשת (חוטים), היחידות הן 0.5 מיקרומטר בריבוע.

- צריכת הספק : באמצעות Design power → Report

שימוש ברכיבי DesignWare

DesignWare (DW) היא ערכה של Synopsys. ערכה זו מכילה מימושי VHDL ו-Verilog של רכיבים ומאפשרת למשתמש לשלבם בתהליך כתיבת הקוד (למשל שימוש ב-carry lookahead עבור פעולת סיכום מסוימת או מימושי זכרונות FIFO מסוגים שונים). כדי שהכלים ימצאו את כל היחידות הדרושות יש לציין באיזה ספריות להשתמש. זה נעשה על ידי הוספת השורות הבאות בתחילת קובץ ה-VHDL :

```
library IEEE,DWARE,DW01,DW02,DW03;  
use IEEE.std_logic_1164.all;
```



```

use ieee.std_logic_arith.all;
use DW01.DW01_components.all;
use DW02.DW02_components.all;
use DW03.DW03_components.all;

```

ניתן להשתמש ב-DW במספר שיטות :

א. inference

בדרך זאת קוראים לפונקציה שברצוננו להשתמש כגון כפי שמופיע בדוגמה הבאה :

```

1 library IEEE,DWARE,DW01,DW02;
2 use IEEE.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
4 use DW01.DW01_components.all;
5 use DW02.DW02_components.all;
6
7 entity mymult is
8   port (
9     a, b      : in std_logic_vector(15 downto 0);
10    CLK       : in std_logic;
11    product   : out std_logic_vector(31 downto 0));
12 end mymult;
13
14 architecture arc_mult of mymult is
15
16 begin
17
18   --product <= a * b;
19   product <= std_logic_vector(DWF_mult_4_s(signed(a),signed(b),CLK));
20
21 end arc_mult;

```

שים לב ששורה 19 גורמת לשימוש במכפל מצונר בעל 4 דרגות. ניתן היה גם להשתמש בקריאה כפי שמופיעה בשורה 18 (שנמצא ב- comment), במקרה הזה ה-DW היה משתמש במכפל מקבילי.

ב. Instantiation

בשיטה זאת משתמשים בתיאור מבני של ארכיטקטורה ופשוט מציבים בלוקים של ה-DW. דוגמא :

```

library IEEE,DWARE,DW01;
2 use IEEE.std_logic_1164.all;
3 use DW01.DW01_components.all;
4 use DWARE.DWpackages.all;
5
6 entity DW01_add_ci_co_test is
7   port (
8     a, b : in std_logic_vector(31 downto 0);
9     cin  : in std_logic;
10    sum  : out std_logic_vector(31 downto 0);
11    cout : out std_logic);
12 end DW01_add_ci_co_test;
13
14 architecture inst of DW01_add_ci_co_test is
15
16 begin
17
18   U1 : DW01_add
19     generic map ( width => 32 )
20     port map ( a , b , cin , sum , cout ) ;
21

```

22 end inst;

הערה : משפט ה- generic map שבשורה 19 בקוד הנ"ל מאפשר למשתמש לקבוע את רוחב המסכם.

ג. Set_implementation

משתמשים בדרך זאת מתוך ה- Design vision בעזרת הפקודה set_implementation, לדוגמא :
set_implementation type U1

type - מציין את סוג המעגל הדרוש (cla או clf למשל עבור מסכם) ו- U1 מציין עבור איזה יחידה בסכמה.

חשוב : להמשך העבודה דרוש קובץ verilog של המעגל המסונתז. ניתן ליצור את הקובץ ב- Design Vision בעזרת File→Save as ובחירת פורמת verilog .

שילוב RAM בתכנון בסינתזה

אם התכנון מכיל זכרון RAM, יש לקרוא את קובץ ה- VHDL ל- Design Vision כפי שהוסבר, אבל אין לקרוא את הקובץ שמכיל את תיאור ה- RAM עצמו. כלומר, קוראים את הרמה שמכילה את התיאור המבני של ה- RAM בלבד.

לפני ביצוע Compile Design→Design ולאחר ביצוע ה- Elaborate לתכנון, סמן את תא ה- RAM, הקש מקש ימני ו- properties. בשורה של don't touch סמן true. כעת הזכרון לא יעבור סינתזה. בצע סינתזה כפי שהוסבר ושומר את התכנון לקובץ Verilog .

יש לערוך את קובץ ה- Verilog ולהוסיף (בסוף הקובץ) תיאור ריק של ה- RAM, לדוגמא :

```
module dpram1024x16 ( CSA, CSB, NRSTA, NRSTB, ENA, ENB, RDA, RDB,
    WRA, WRB, ADA, ADB, DIA , DIB, DOA, DOB);

input    CSA;
input    CSB;
input    NRSTA;
input    NRSTB;
input    ENA;
input    ENB;
input    RDA;
input    RDB;
input    WRA;
input    WRB;
input    [9:0]    ADA;
input    [9:0]    ADB;
input    [15:0]   DIA;
input    [15:0]   DIB;
output   [15:0]   DOA;
output   [15:0]   DOB;

endmodule
```

יצירת קובץ SDF (Standard Delay Format)

קובץ ה-sdf מכיל נתוני השהיה של התכנון המסונתז. קיומם של שערים וקווים (חוטים) "פיסיקליים" בתכנון המסונתז גורם להשהיות. קובץ ה- sdf מכיל נתוני השהיות אלו ובעזרתו ניתן לבצע סימולציות דיגיטליות (באמצעות VCS, NCSIM) ואנליזות (Design Vision, Prime) (Time) מדויקות יותר ותואמות למציאות הפיסיקלית של התכנון.

בחר ביחידה העליונה ורשום ב- command window :

```
write_sdf your_design_name.sdf
```

3. סימולציה של מעגל מסונתז ושימוש בקבצי SDF

סימולציה של מעגל מסונתז שונה מסימולציה רגילה משום שהיא מתחשבת בהשתייכותיהם של השערים והקווים (באמצעות קובץ ה-sdf) ולכן סימולציה מסוג זה מציגה גם השתייכות. וודא ששרוה זאת קיימת בקובץ .cshrc שלך:

```
source /hm/iit/synopsys/source_synopsys01lnx
```

כדי לבצע סימולציה כזאת, יש לבצע את הפעולות הבאות:

א. ליצור תיאור VHDL של המעגל המסונתז. ב- Design Vision בצע File → Save As לשמור בפורמט הרצוי.

ב. בקוד ה-VHDL המסונתז, עליך להוסיף את השורות הבאות לפני כל entity:
library FS120;
use FS120.TSL18FS120_COMPONENTS.all;

ג. את השלב הבא ניתן לעשות בשתי דרכים, בדרך הראשונה יש להוסיף קונפיגורציה בצורה הבאה:

```
configuration CFG of DESIGN is  
  for SYN_BEH  
  end for;  
end CFG;
```

כאשר Design הוא שם התכנון ו-SYN_BEH הוא שם הארכיטקטורה, ויש לבצע את פקודת ה-vcs להלן על הקונפיגורציה CFG. דרך שנייה- על ידי ביצוע פקודת vcs להלן על ה-top_entity במקום על הקונפיגורציה. בצע את הפקודות הבאות:

```
vlogan vlog_files_names  
vhdlan vhd_files_names  
vcs -debug configuration_name --or top_entity instead  
simv -sdf testbench_entity_name/design_portmap_name:sdf_file.sdf -gui
```

דוגמא

עבור תכנון של MUX2 בוצע סינתז לקובץ mux2_mapped.vhdl כמו כן יוצר קובץ mux2.sdf. קובץ ה-Testbench מכיל top_entity בשם MUX2_TB, שם הארכיטקטורה בקובץ זה הוא MUX2_TB_arch ושם האינסטנס (port map) של MUX2 הוא MUX2_PM, לכן יתבצע:

```
vhdlan mux2_mapped.vhdl testbench.vhdl  
vcs -debug MUX2_TB  
simv -sdf MUX2_TB/MUX2_PM:mux2.sdf -gui
```

אם הפקודות מתבצעות בהצלחה, ניתן להריץ סימולציה כפי שעשית על הקוד ההתנהגותי. חשוב לציין שמתבצעת כאן סימולציה ברמת השערים הלוגיים וההשתייכות האמיתיות נלקחות בחשבון.